Prev PageHierarchyFilesModulesSignalsTasksFunctionsHelp
CIKORSTW

Signals index

R
 r$Keypad_SYNC : MathLock : reg
Connects down to:KeyPadEncoder:KeyPadEncoder:iD$KeyPad 
 r$NextState : Controller : reg
 r$State : Controller : reg
S
 StateName : Controller_TB : reg
T
 TestMode : Controller_TB : reg
 TestMode : KeyPadEncoder_TB : reg
 TestMode : MathLock_TESTBENCH : reg
W
 wC$AddKey : MathLock : wire
Connects down to:Controller:Controller:oC$AddKey , KeySummer:KeySummer:iC$AddKey 
 wC$ClearSum : MathLock : wire
Connects down to:Controller:Controller:oC$ClearSum , KeySummer:KeySummer:iC$ClearSum 
 wC$EnableTimer : MathLock : wire
Connects down to:Controller:Controller:oC$EnableTimer , IntervalTimer:IntervalTimer:iC$EnableTimer 
 wC$InitializeTimer : MathLock : wire
Connects down to:Controller:Controller:oC$InitializeTimer , IntervalTimer:IntervalTimer:iC$InitializeTimer 
 wD$KeyValue : MathLock : wire
Connects down to:KeyPadEncoder:KeyPadEncoder:oD$KeyValue , KeySummer:KeySummer:iD$KeyValue 
 wS$IntervalIsComplete : MathLock : wire
Connects down to:Controller:Controller:iS$IntervalIsComplete , IntervalTimer:IntervalTimer:oS$IntervalIsComplete 
 wS$KeyIsPressed : MathLock : wire
Connects down to:Controller:Controller:iS$KeyIsPressed , KeyPadEncoder:KeyPadEncoder:oS$KeyIsPressed 
 wS$KeyPressingIsFinished : MathLock : wire
Connects down to:Controller:Controller:iS$KeyPressingIsFinished , KeySummer:KeySummer:oS$KeyPressingIsFinished 
 wS$SumIsCorrect : MathLock : wire
Connects down to:Controller:Controller:iS$SumIsCorrect , KeySummer:KeySummer:oS$SumIsCorrect 
CIKORSTW
HierarchyFilesModulesSignalsTasksFunctionsHelp
This page: Created:Thu Jan 16 14:38:00 2003
Verilog converted to html by v2html 7.30 (written by Costas Calamvokis).Help